LCMXO640C-4TN144C FPGA – Теренска програмабилна порта низа 640 LUTS 113 I/O
♠ Опис на производот
Атрибут на производот | Вредност на атрибутот |
Производител: | Решетка |
Категорија на производ: | FPGA - Теренска програмабилна порта низа |
RoHS: | Детали |
Серии: | LCMXO640C |
Број на логички елементи: | 640 ЛЕ |
Број на В/И: | 113 В/И |
Напон на напојување - Мин: | 1,71 В |
Напон на напојување - Макс: | 3.465 В |
Минимална работна температура: | 0 C |
Максимална работна температура: | + 85 C |
Стапка на податоци: | - |
Број на примопредаватели: | - |
Стил на монтирање: | SMD/SMT |
Пакет/футрола: | TQFP-144 |
Пакување: | Послужавник |
Бренд: | Решетка |
Дистрибуирана RAM меморија: | 6,1 kbit |
Висина: | 1,4 мм |
Должина: | 20 мм |
Максимална оперативна фреквенција: | 550 MHz |
Чувствително на влага: | Да |
Број на блокови од логичка низа - ЛАБ: | 80 ЛАБ |
Струја на оперативно снабдување: | 17 mA |
Работен напон на напојување: | 1,8 V/2,5 V/3,3 V |
Тип на производ: | FPGA - Теренска програмабилна порта низа |
Количина на фабричко пакување: | 60 |
Подкатегорија: | Програмабилни логички ИЦ |
Вкупна меморија: | 6,1 kbit |
Ширина: | 20 мм |
Единица тежина: | 1,319 гр |
Неиспарлив, бескрајно може да се реконфигурира
• Инстант-вклучување – се напојува за микросекунди
• Еден чип, не е потребна надворешна меморија за конфигурација
• Одлична безбедност на дизајнот, без бит-стрим за пресретнување
• Повторно конфигурирајте ја логиката базирана на SRAM во милисекунди
• SRAM и неиспарлива меморија што може да се програмира преку JTAG порта
• Поддржува програмирање во заднина на неиспарлива меморија
Режим на спиење
• Овозможува намалување на статичката струја до 100x
TransFR™ реконфигурација (TFR)
• Ажурирање на логиката на терен додека работи системот
Висока В/И до логичка густина
• 256 до 2280 LUT4s
• 73 до 271 В/И со широки опции за пакети
• Поддржана миграција на густина
• Пакување компатибилно без олово/RoHS
Вградена и дистрибуирана меморија
• До 27,6 Kbits sysMEM™ Вградена блок RAM меморија
• До 7,7 Kbits дистрибуирана RAM меморија
• Посветена логика за контрола на FIFO
Флексибилен I/O бафер
• Програмабилниот sysIO™ бафер поддржува широк опсег на интерфејси:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
- LVTTL
- PCI
– LVDS, Bus-LVDS, LVPECL, RSDS
sysCLOCK™ PLLs
• До два аналогни PLL по уред
• Умножување, делење и фазно поместување на часовникот
Поддршка на ниво на систем
• Гранично скенирање на IEEE стандард 1149.1
• Вграден осцилатор
• Уредите работат со напојување од 3,3V, 2,5V, 1,8V или 1,2V
• Системско програмирање во согласност со IEEE 1532