TMS320VC5509AZAY процесори и контролори за дигитални сигнали – DSP, DSC процесор за дигитален сигнал со фиксна точка 179-NFBGA -40 до 85
♠ Опис на производот
Атрибут на производот | Вредност на атрибутот |
Производител: | Тексас инструменти |
Категорија на производ: | Дигитални процесори и контролори на сигнали - DSP, DSC |
RoHS: | Детали |
Производ: | DSPs |
Серии: | TMS320VC5509A |
Стил на монтирање: | SMD/SMT |
Пакет/футрола: | NFBGA-179 |
Јадро: | C55x |
Број на јадра: | 1 Јадро |
Максимална фреквенција на часовник: | 200 MHz |
Меморија за инструкции за кеш L1: | - |
L1 Кеш меморија на податоци: | - |
Големина на програмска меморија: | 64 kB |
Големина на податочна RAM меморија: | 256 kB |
Работен напон на напојување: | 1,6 В |
Минимална работна температура: | - 40 C |
Максимална работна температура: | + 85 C |
Пакување: | Послужавник |
Бренд: | Тексас инструменти |
Тип на инструкција: | Фиксна точка |
Тип на интерфејс: | I2C |
Чувствително на влага: | Да |
Тип на производ: | DSP - Дигитални процесори и контролори на сигнали |
Количина на фабричко пакување: | 160 |
Подкатегорија: | Вградени процесори и контролори |
Напон на напојување - Макс: | 1,65 В |
Напон на напојување - Мин: | 1,55 В |
Тајмери на Watchdog: | Тајмер за чувари |
♠ TMS320VC5509A процесор за дигитален сигнал со фиксна точка
Процесорот за дигитален сигнал со фиксна точка TMS320VC5509A (DSP) се базира на јадрото на процесорот од генерацијата TMS320C55x DSP.Архитектурата C55x™ DSP постигнува високи перформанси и мала моќност преку зголемен паралелизам и целосен фокус на намалување на дисипацијата на енергија.Процесорот поддржува внатрешна магистрална структура која е составена од една програмска магистрала, три магистрали за читање податоци, две магистрали за запишување податоци и дополнителни магистрали посветени на периферна и DMA активност.Овие магистрали обезбедуваат можност за извршување до три читања на податоци и две запишување податоци во еден циклус.Паралелно, DMA контролерот може да изврши до два преноси на податоци по циклус, независно од активноста на процесорот.
Процесорот C55x обезбедува две множители-акумулирани (MAC) единици, секоја способна за множење од 17 бити x 17 бити во еден циклус.Централна 40-битна аритметичка/логичка единица (ALU) е поддржана од дополнителна 16-битна ALU.Употребата на ALU е под контрола на сет на инструкции, обезбедувајќи можност за оптимизирање на паралелната активност и потрошувачката на енергија.Овие ресурси се управуваат во единицата за адреса (AU) и единицата за податоци (DU) на C55x CPU.
Генерацијата C55x DSP поддржува сет на инструкции со променлива ширина на бајт за подобрена густина на кодот.Инструкциската единица (IU) врши преземања на 32-битни програми од внатрешната или надворешната меморија и редицира инструкции за програмската единица (PU).Програмската единица ги дешифрира инструкциите, ги насочува задачите до ресурсите на AU и DU и управува со целосно заштитениот цевковод.Способноста за предвидливо разгранување избегнува испирање на цевководот при извршување на условните инструкции.
Влезните и излезните функции за општа намена и 10-битниот A/D обезбедуваат доволно пинови за статус, прекини и бит I/O за LCD екрани, тастатури и медиумски интерфејси.Паралелниот интерфејс работи во два режима, или како роб на микроконтролер со помош на портата HPI или како паралелен медиумски интерфејс користејќи асинхрон EMIF.Сериските медиуми се поддржани преку две периферни уреди за мултимедијална картичка/безбедна дигитална (MMC/SD) и три McBSP.
Периферниот сет 5509A вклучува надворешен мемориски интерфејс (EMIF) кој обезбедува пристап без лепак до асинхрони мемории како EPROM и SRAM, како и до мемории со голема брзина и висока густина, како што е синхроната DRAM.Дополнителните периферни уреди вклучуваат универзален сериски автобус (USB), часовник во реално време, тајмер за набљудување, мулти-мастер I2C и интерфејс slave.Три целосно дуплекс повеќеканални сериски порти (McBSPs) обезбедуваат интерфејс без лепак за различни сериски уреди со стандардна индустрија и повеќеканална комуникација со најмногу 128 одделно овозможени канали.Подобрениот интерфејс за домаќин-порта (HPI) е 16-битен паралелен интерфејс што се користи за да обезбеди пристап до процесорот на домаќинот до 32K бајти внатрешна меморија на 5509A.HPI може да се конфигурира во мултиплексиран или немултиплексиран режим за да обезбеди интерфејс без лепак за широк спектар на процесори домаќини.Контролерот DMA обезбедува движење на податоци за шест независни контексти на канали без интервенција на процесорот, обезбедувајќи пропусност на DMA до два 16-битни збора по циклус.Вклучени се и два тајмери за општа намена, до осум посветени I/O (GPIO) пинови за општа намена и генерирање на часовник со дигитална фаза-заклучена јамка (DPLL).
5509A е поддржан од наградуваниот во индустријата eXpressDSP™, Code Composer Studio™ интегрирана развојна средина (IDE), DSP/BIOS™, стандардот за алгоритам на Texas Instruments и најголемата мрежа од трета страна во индустријата.Code Composer Studio IDE располага со алатки за генерирање код, вклучувајќи C компајлер и Visual Linker, симулатор, RTDX™, двигатели на уреди за емулација XDS510™ и модули за оценување.5509A е поддржан и од библиотеката C55x DSP која содржи повеќе од 50 основни софтверски кернели (FIR филтри, IIR филтри, FFT и разни математички функции), како и библиотеки за поддршка на чипови и табли.
Јадрото TMS320C55x DSP е создадено со отворена архитектура која овозможува додавање хардвер специфичен за апликација за да се зголемат перформансите на одредени алгоритми.Хардверските екстензии на 5509A постигнуваат совршена рамнотежа на перформансите на фиксните функции со програмабилна флексибилност, истовремено постигнувајќи ниска потрошувачка на енергија и цена што традиционално е тешко да се најде на пазарот на видео процесори.Наставките му овозможуваат на 5509A да испорача исклучителни перформанси на видео кодек со повеќе од половина од неговиот пропусен опсег достапен за извршување дополнителни функции како што се конверзија на простор во боја, операции со кориснички интерфејс, безбедност, TCP/IP, препознавање глас и конверзија од текст во говор.Како резултат на тоа, еден 5509A DSP може да ги напојува повеќето преносливи дигитални видео апликации со резервен простор за обработка.За повеќе информации, видете ги хардверските екстензии за TMS320C55x Референца на програмер за апликации за слики/видео (број на литература SPRU098).За повеќе информации за користење на библиотеката за обработка на слики DSP, видете ја референцата на програмерот на библиотеката за обработка на слики/видео TMS320C55x (број на литература SPRU037).
• Дигитален процесор на сигнали со високи перформанси, ниска моќност, фиксна точка TMS320C55x™
− 9,26-, 6,95-, 5-ns Време на инструкциски циклус
− Стапка на часовник од 108-, 144-, 200-MHz
− Една/две инструкции (и) извршени по циклус
− Двојни множители [До 400 милиони множење-акумулира во секунда (MMACS)]
− Две аритметички/логички единици (ALU)
− Три магистрали за внатрешни податоци/операнд за читање и две внатрешни податоци/ магистрали за операнд за пишување
• 128K x 16-битна RAM на чип, составена од:
− 64K бајти RAM со двоен пристап (DARAM) 8 блокови од 4K × 16-битни
− 192K бајти RAM меморија со еден пристап (SARAM) 24 блокови од 4K × 16-bit
• 64K бајти ROM на чип со едно чекање (32K × 16-bit)
• 8M × 16-битен максимален адресибилен простор за надворешна меморија (синхрона DRAM)
• 16-битна надворешна паралелна магистрална меморија која поддржува која било:
− Надворешен мемориски интерфејс (EMIF) со GPIO способности и интерфејс без лепак за:
− Асинхрона статичка RAM (SRAM)
− Асинхрон EPROM
− Синхрона DRAM (SDRAM)
− 16-битен паралелен зајакнат интерфејс за домаќин-порта (EHPI) со можности за GPIO
• Програмабилна контрола на ниска моќност на шест функционални домени на уреди
• Логика за емулација базирана на скенирање на чип
• Периферни уреди на чип
− Два 20-битни тајмери
− Watchdog Timer
− Шестканален контролер за директен пристап до меморија (DMA).
− Три сериски порти кои поддржуваат комбинација од:
− До 3 повеќеканални баферирани сериски порти (McBSP)
− До 2 интерфејси за мултимедијални/безбедни дигитални картички
− Програмабилен генератор на часовник со заклучена фаза
− Седум (LQFP) или осум (BGA) општа намена В/И (GPIO) пинови и излезна игла за општа намена (XF)
− USB порта со целосна брзина (12 Mbps) Поддржува масовни, прекини и изохрони преноси
− Интерфејс со мулти-мастер и роб на интер-интегрирано коло (I2C)
-Часовник во реално време (RTC) со кристален влез, посебен домен на часовникот, посебно напојување
− 4-канален (BGA) или 2-канален (LQFP) 10-битен последователен приближување A/D
• IEEE Std 1149.1† (JTAG) Логика за скенирање на границите
• Пакети:
− 144-Терминален низок профил Quad Flatpack (LQFP) (наставка PGE)
− 179-Terminal MicroStar BGA™ (Ball Grid Array) (GHH наставка)
− MicroStar BGA™ без 179-терминал (Ball Grid Array) (наставка ZHH)
• Јадро 1,2-V (108 MHz), 2,7-V – 3,6-VI/Os
• Јадро 1,35 V (144 MHz), 2,7-V – 3,6-VI/Os
• Јадро 1,6-V (200 MHz), 2,7-V – 3,6-VI/Os
• Хибриден, електричен и погонски систем (EV/HEV)
– Систем за управување со батерии (BMS)
– Вграден полнач
– Влечен инвертер
– DC/DC конвертор
– Стартер/генератор