SPC5634MF2MLQ80 32-битни микроконтролери – MCU NXP 32-битен MCU, јадро Power Arch, 1,5MB блиц, 80MHz, -40/+125degC, Автомобилска класа, QFP 144
♠ Опис на производот
| Атрибут на производот | Вредност на атрибутот |
| Производител: | NXP |
| Категорија на производ: | 32-битни микроконтролери - MCU |
| RoHS: | Детали |
| Серии: | MPC5634M |
| Стил на монтирање: | SMD/SMT |
| Пакет/футрола: | LQFP-144 |
| Јадро: | e200z3 |
| Големина на програмска меморија: | 1,5 MB |
| Големина на податочна RAM меморија: | 94 kB |
| Ширина на магистралата за податоци: | 32 битни |
| Резолуција ADC: | 2 x 8 бита / 10 бита / 12 бита |
| Максимална фреквенција на часовник: | 80 MHz |
| Број на В/И: | 80 В/И |
| Напон на напојување - Мин: | 1,14 В |
| Напон на напојување - Макс: | 1,32 В |
| Минимална работна температура: | - 40 C |
| Максимална работна температура: | + 150 C |
| Квалификација: | AEC-Q100 |
| Пакување: | Послужавник |
| Аналоген напон на напојување: | 5,25 В |
| Бренд: | NXP Полупроводници |
| Тип на податочна RAM меморија: | SRAM |
| В/И напон: | 5,25 В |
| Чувствително на влага: | Да |
| Производ: | MCU |
| Тип на производ: | 32-битни микроконтролери - MCU |
| Тип на меморија на програмата: | Блесок |
| Количина на фабричко пакување: | 60 |
| Подкатегорија: | Микроконтролери - MCU |
| Тајмери на Watchdog: | Тајмер за чувари |
| Дел # псевдоними: | 935311091557 |
| Единица тежина: | 1,319 гр |
♠ 32-битни микроконтролери - MCU
Овие 32-битни автомобилски микроконтролери се фамилија на уреди „Систем на чип“ (SoC) кои ги содржат сите карактеристики на семејството MPC5500 и многу нови функции заедно со технологијата CMOS со високи перформанси од 90 nm за да обезбедат значително намалување на цената по функција и значително подобрување на перформансите.Напредното и економично јадро на процесорот домаќин на ова семејство на автомобилски контролори е изградено на технологијата Power Architecture®.Ова семејство содржи подобрувања кои го подобруваат вклопувањето на архитектурата во вградените апликации, вклучува дополнителна инструкциска поддршка за обработка на дигитален сигнал (DSP), интегрира технологии - како што е подобрена единица за процесор за време, подобрен аналогно-дигитален конвертор во редица, мрежа на контролер област и подобрен модуларен влезно-излезен систем - кои се важни за денешните апликации од пониските погонски единици.Оваа фамилија уреди е целосно компатибилна екстензија на семејството MPC5500 на Freescale.Уредот има едно ниво на мемориска хиерархија која се состои од до 94 KB SRAM на чип и до 1,5 MB внатрешна флеш меморија.Уредот има и надворешен магистрален интерфејс (EBI) за „калибрација“.Овој надворешен магистрален интерфејс е дизајниран да поддржува повеќето стандардни мемории што се користат со семејствата MPC5xx и MPC55xx.
• Оперативни параметри
— Целосно статичко работење, 0 MHz – 80 MHz (плус 2% фреквентна модулација – 82 MHz)
- -40 ℃ до 150 ℃ работен опсег на температура на раскрсницата
- Дизајн со мала моќност
– Помалку од 400 mW дисипација на моќност (номинално)
– Дизајниран за динамично управување со енергијата на јадрото и периферните уреди
– Софтверски контролиран часовник на периферни уреди
– Режим на запирање со мала моќност, со запрени сите часовници
— Фабрикуван во процес од 90 nm
- 1,2 V внатрешна логика
— Единечно напојување со 5,0 V -10%/+5% (4,5 V до 5,25 V) со внатрешен регулатор за обезбедување 3,3 V и 1,2 V за јадрото
— Влезни и излезни пинови со опсег од 5,0 V -10%/+5% (4,5 V до 5,25 V)
– 35%/65% нивоа на прекинувач VDDE CMOS (со хистереза)
– Селектирачка хистереза
– Изборна контрола на брзината на вртење
— Nexus пинови напојувани со напојување од 3,3 V
— Дизајниран со техники за намалување на ЕМИ
– Фазно заклучена јамка
– Модулација на фреквенција на фреквенцијата на системскиот часовник
– Капацитет за бајпас на чипот
– Изборна брзина на движење и сила на погонот
• Јадрен процесор e200z335 со високи перформанси
— 32-битен Power Architecture Book E модел на програмер
— Подобрувања за кодирање со променлива должина
– Дозволува комплетот на инструкции Power Architecture да биде опционално кодиран во мешани 16 и 32-битни инструкции
– Резултати со помала големина на кодот
— Процесор со еден проблем, 32-битен процесор кој одговара на технологијата Power Architecture
— Уредно извршување и пензионирање
- Прецизно ракување со исклучоци
— Единица за обработка на филијала
– Наменски собирач за пресметување на адреса на гранка
– Забрзување на гранка со користење на Buffer за инструкции за преглед на гранка
— Вчитување/складирање единица
– Латентност на оптоварување со еден циклус
– Целосно цевковод
– Голема и мала ендиска поддршка
– Поддршка за неусогласен пристап
– Меурчиња на цевководот нула оптоварување за употреба
— Триесет и два 64-битни регистри за општа намена (GPR)
— Единица за управување со меморија (MMU) со целосно асоцијативен превод со бафер (TLB) со 16 влезови
— Посебен автобус со инструкции и автобус за товарење/ складирање
— Векторска поддршка за прекин
— Латентност на прекин < 120 ns @ 80 MHz (мерено од барање за прекин до извршување на првата инструкција на управувачот со исклучок на прекини)
