SPC5634MF2MLQ80 32-битни микроконтролери – MCU NXP 32-битен MCU, јадро Power Arch, 1.5MB Flash, 80MHz, -40/+125°C, автомобилски квалитет, QFP 144
♠ Опис на производот
| Атрибут на производот | Вредност на атрибутот |
| Производител: | NXP |
| Категорија на производ: | 32-битни микроконтролери - MCU |
| RoHS: | Детали |
| Серија: | MPC5634M |
| Стил на монтирање: | СМД/СМТ |
| Пакување/Кутија: | LQFP-144 |
| Јадро: | e200z3 |
| Големина на меморијата на програмата: | 1,5 МБ |
| Големина на RAM меморијата: | 94 kB |
| Ширина на податочната магистрала: | 32-битен |
| Резолуција на ADC: | 2 x 8 бита/10 бита/12 бита |
| Максимална фреквенција на часовникот: | 80 MHz |
| Број на влезно-излезни приклучоци: | 80 влезно/излезни приклучоци |
| Напон на напојување - мин.: | 1,14 V |
| Напон на напојување - Макс.: | 1,32 V |
| Минимална работна температура: | - 40°C |
| Максимална работна температура: | + 150°C |
| Квалификација: | AEC-Q100 |
| Пакување: | Послужавник |
| Аналоген напон на напојување: | 5,25 V |
| Бренд: | NXP Полупроводници |
| Тип на RAM меморија: | SRAM |
| Влезно/Излезен напон: | 5,25 V |
| Чувствителен на влага: | Да |
| Производ: | MCU |
| Тип на производ: | 32-битни микроконтролери - MCU |
| Тип на меморија на програмата: | Блиц |
| Количина на фабричко пакување: | 60 |
| Подкатегорија: | Микроконтролери - микроконтролер |
| Тајмери за надзор: | Тајмер за чувар |
| Дел # Алијаси: | 935311091557 |
| Единечна тежина: | 1,319 г |
♠ 32-битни микроконтролери - MCU
Овие 32-битни автомобилски микроконтролери се семејство на систем-на-чип (SoC) уреди кои ги содржат сите карактеристики на семејството MPC5500 и многу нови карактеристики заедно со високо-перформансна CMOS технологија од 90 nm за да се обезбеди значително намалување на трошоците по функција и значително подобрување на перформансите. Напредното и економично јадро на процесорот на ова семејство автомобилски контролери е изградено на технологијата Power Architecture®. Ова семејство содржи подобрувања кои го подобруваат вклопувањето на архитектурата во вградените апликации, вклучува дополнителна поддршка за инструкции за дигитална обработка на сигнали (DSP), интегрира технологии - како што се подобрена единица за процесор на време, подобрен аналогно-дигитален конвертор во ред, мрежа на контролери и подобрен модуларен систем за влезно-излез - кои се важни за денешните апликации за пониски погонски системи. Ова семејство уреди е целосно компатибилно проширување на семејството MPC5500 на Freescale. Уредот има едно ниво на хиерархија на меморијата која се состои од до 94 KB SRAM на чипот и до 1,5 MB внатрешна флеш меморија. Уредот има и надворешен магистрален интерфејс (EBI) за „калибрација“. Овој надворешен магистрален интерфејс е дизајниран да ги поддржи повеќето стандардни мемории што се користат со семејствата MPC5xx и MPC55xx.
• Работни параметри
— Целосно статичко работење, 0 MHz– 80 MHz (плус 2% фреквентна модулација – 82 MHz)
— –Работен опсег на температура на спојницата од –40 ℃ до 150 ℃
— Дизајн со ниска потрошувачка на енергија
– Помала од 400 mW дисипација на моќност (номинална)
– Дизајниран за динамичко управување со енергијата на јадрото и периферните уреди
– Софтверски контролирано тактно затворање на периферните уреди
– Режим на запирање со мала потрошувачка на енергија, со сите часовници запрени
— Изработено во 90 nm процес
— 1,2 V внатрешна логика
— Едно напојување со 5,0 V -10%/+5% (4,5 V до 5,25 V) со внатрешен регулатор за обезбедување на 3,3 V и 1,2 V за јадрото
— Влезни и излезни пинови со опсег од 5.0 V -10%/+5% (4.5 V до 5.25 V)
– 35%/65% нивоа на VDDE CMOS прекинувач (со хистерезис)
– Избирлива хистерезис
– Контрола на брзината на вртење што може да се избере
— Nexus пинови напојувани од напојување од 3.3 V
— Дизајнирано со техники за намалување на EMI
– Фазно-заклучена јамка
– Фреквенциска модулација на фреквенцијата на системскиот часовник
– Капацитет на бајпас на чипот
– Можност за избор на брзина на вртење и јачина на погон
• Високо-перформансен e200z335 јадрен процесор
— 32-битна Моќна архитектура Книга Е модел на програмерот
— Подобрувања на кодирањето со променлива должина
– Овозможува множеството инструкции од Power Architecture опционално да се кодира во мешани 16 и 32-битни инструкции.
– Резултати во помала големина на код
— Еднократен проблем, процесор компатибилен со технологијата 32-битна Power Architecture
— Извршување по нарачка и повлекување
— Прецизно ракување со исклучоци
— Единица за обработка на гранки
– Додавач за пресметка на наменска адреса на филијала
– Забрзување на гранката користејќи го баферот за инструкции Branch Lookahead
— Единица за товарење/складирање
– Латентност на оптоварување од еден циклус
– Целосно цевководен
– Поддршка за Голем и Мал Ендиан
– Поддршка за неправилно усогласен пристап
– Меурчиња од цевковод со нула оптоварување за употреба
— Триесет и два 64-битни регистри за општа намена (GPR)
— Единица за управување со меморијата (MMU) со целосно асоцијативен бафер за проверка на преводот (TLB) од 16 записи
— Одделна инструкциска магистрала и магистрала за вчитување/зачувување
— Поддршка за векторски прекини
— Латентност на прекин < 120 ns @ 80 MHz (мерено од барање за прекин до извршување на првата инструкција на обработувачот на исклучок за прекин)
